Заметки и статьи¶
Список всех по алфавиту вы видите в панели слева
Последние обновленные¶
-
Расширение Solobit CheckMate
16 июня 2026 —
Команда DocsTech & Solobit подготовила плагин для VSCode тем, кто хочет попробовать новый формат обучения HDL.
-
Псевдо-3D на FPGA в стиле Wolfenstein 3D
9 июня 2026 —
Реализация рендеринга графики с попутным допиливанием Yosys.
-
Инструкция по настройке ARM Arch Linux RootFS
05 мая 2025 —
Актуальная инструкция от Филиппа о настройке Rootfs для ARM Arch Linux
-
Формальная верификация с SymbiYosys
26 апреля 2023 —
Punzik демонстрирует на примере как проводить формальную верификацию с применением SymbiYosys.
-
Corsair - удобнейший генератор карты регистров
14 января 2022 —
Corsair - полезнейший инструмент для генерации карт регистров.
-
Статическое в SystemVerilog
13 октября 2021 —
Разбор статических переменных, методов и их области видимости в SystemVerilog.
-
Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA
11 октября 2021 —
Путевые заметки об особенностях стратегий оптимизации кода и нетлиста.
-
Вычисление двоичного логарифма итерационным методом на ПЛИС
20 августа 2021 —
Пошаговое описание как можно реализовать итерационый алгоритм вычисления логарифма на ПЛИС.
-
NAN boxing
2 августа 2021 —
Раскрывается тематика NaN.
-
PCIe для начинающих
29 июля 2021 —
От новичка новичкам про PCI и Vivado.
-
UVM общие сведения и организация методологии
13 июля 2021 —
Базовое введение в UVM на SystemVerilog.
-
Скрипт
Net2axis
15 декабря 2019 —
При разработке решений для сетевого трафика порой удобно взять реальный, например из pcap-файла.
-
Минимизация булевых функций на многомерных кубиках
13 февраял 2019 —
Нырок в прошлое за красивым инструментом, использованным ранее для оптимизации булевых уравнений.
-
Методика работы с Си модулями в симуляции стандартными средствами Vivado
17 января 2019 —
Пример использования Си модулей в симуляции в Vivado.
-
Заметка о проблеме с контроллером памяти LPDDR2 Xilinx 7 Series MIS
14 января 2019 —
Личный опыт с LPDDR2 для Artix-7